HDL デザインエントリ

ASIC、FPGA 開発はデザインエントリからスタートします。Aldec 社のデザインエントリツールは、使い勝手の良さと検証環境との統合が実証されています。設計者は、高度なトレーニングを受けなくてもすぐにお使えいただける直感的な使用方法を採用しています。下記のグループに大別されるデザインエントリツールをこれからも改良していきます。


グラフィカルデザインエントリツール

グラフィカルに表現されたデータの方がそれに相当する HDL コードよりも判読しやすいものです。さらに、作成も簡単でデバッグも容易になります。グラフィカルデザインエントリから構造やスペックを実行可能なモデルに変換することができます。例えば、ステートマシンで表現されるコントロールロジック部分は、Aldec 社のステートダイアグラムエディタで素早く描くことができます。描かれたステートダイアグラムから HDL コードが自動生成されます。

Aldec 社のライブラリには HDL ソースコードだけでなく、グラフィカルに表現されたコンポーネントを加えることができます。ベンダに依存しないフローであっても、特定の FPGA アーキテクチャに依存するフローであっても、ブロックダイアグラム上にそれらのコンポーネントを配置することができます。Aldec 社では、一部の IP コアと FPGA ベンダライブラリを製品と一緒に供給しています。

Yまた、Code2Graphics という機能を使用して、既存の HDL コードや他社から供給された HDL コードをブロックダイアグラム、ステートマシンに変換することができます。

関連製品: Active-HDL.

HDL 専用テキストエディタ

HDL ソースコードの作成、編集に特化した機能をもった HDL 専用のテキストエディタをご用意しています。キーワードのハイライト表示や HDL 構造を認識します。ソースコードのオートフォーマット、さらには、HDL の構造毎にグループ化して、折りたたみ・展開して表示することができます。HDL 構文の自動挿入やライブラリをインポートした際にコンポーネント宣言を挿入するといった機能を備えています。

関連製品: Active-HDL, Riviera-PRO.

コード生成ツール

Aldec 社では、HDL コードテンプレート、C/C++ コードテンプレート、実行マクロファイル、他社ツールとの協調検証用ファイルなどのファイルを自動生成する機能を提供しています。このコード生成ツールを使用することによって設計時間の短縮化、生産性の向上を図ることができます。もし、VHPI、PLI でのアプリケーション作成に慣れていなかったとしても、この機能によって作成の手助けをすることができます。

コード生成用のウィザードをご用意しています。ソースファイルウィザードでは、ダイアログボックスに入力したデータに基づいて HDL ソースコード、ブロックダイアグラム、ステートダイアグラムの箱を作成してくれます。サードパーティーツール用のウィザードでは、Simulink、DK Suite (Handel-C) やC で記述されたモデル、テストベンチなどの外部プログラムと Active-HDL との統合が可能なファイルを生成します。

様々なタイプのテストベンチを作成するためのウィザードも備えています。ユーザー定義のスティミュラスや波形ファイルに基づいて作成されます。波形ファイルは、波形エディタ上でテストベンチ作成前に編集することができます。

下記のウィザードがあります。

  • ソースファイルウィザード(新規 VHDL、Verilog、SystemC 作成、ブロックダイアグラム、ステートダイアグラム作成時に使用)
  • Code2Graphics ウィザード(HDL からグラフィカル変換)
  • テストベンチ生成ウィザード
  • SystemC トランザクタ生成ウィザード(トランザクションレベルの C コードと HDL コード接続用トランザクタ作成)
  • VHPI / PLI アプリケーション作成向けウィザード
  • Simulink 協調検証ウィザード
関連製品: Active-HDL.

コードのグラフィック変換機能

既存の HDL ソースコードや外部からの HDL ソースコードを Aldec 社の Code2Graphics 機能によって、ブロックダイアグラムまたはステートダイアグラムに変換することが可能です。IP コアの統合や、ドキュメンテーション、ソースコードの可読性といった点で非常に便利です。変換後のグラフィカルデータは、グラフィカルデザインエントリツールで再編集可能です。

関連製品: Active-HDL.

検証環境との統合

デザインエントリツールは、検証環境と密接に統合されています。Aldec 社はシミュレーションテクノロジーを所有しているため、シームレスで手間のかからない統合を実現しています。シミュレーション実行中には、ブロックダイアグラムエディたのポートに信号値が表示されます。ステートダイアグラムでは、実行されているステートがハイライト表示されます。HDL ソースコードに表現されている信号はシミュレータによって戻る現在の値にアノテートされます。

関連製品: Active-HDL, Riviera-PRO.

リビジョン・コントロールツールとの統合

デザインエントリツールは他社のリビジョン・コントロールツールとの統合が可能です。デザインソースファイルのタイプにかかわらず、外部のデポジトリにおかれたファイルは、ソース・リビジョン・コントロールツールによって、ワークスペース/デザイン設定と個々のソースファイルの全ての変更がトラックされ保存されます。

関連製品: Active-HDL.


Active-HDL

Riviera-PRO

HES

Server Farm

IP Cores

HDL Tutorials

©2010 Aldec, Inc.