FPGA デザイン

FPGA のゲート規模が大規模化し、様々な機能が組み込まれてきているため、エレクトロニクス設計者にとって、FPGA を使用する機会が増えてきています。例えば、FPGA 特有の再プログラム可能であったり、信号処理向けのセル、組み込み CPU コアなどの機能によって、システムレベルアプリケーションを FPGA に実装することが加速しています。特に PDA や携帯電話端末などの次世代製品では、より高機能で、信頼性の高い製品が求められている為、FPGA を使用することが一般的になっています。FPGA を使用したより高機能、高品質な製品開発に向けて、Aldec 社では単一の環境に様々なテクノロジを組み合わせて使用できる環境を提供しています。

下記のテクノロジーによって、高機能、高品質な FPGA 開発をサポートしています。

• HDL シミュレーション環境
• デザインエントリ
• デザイン・フロー管理
• ハードウェア・アクセラレーション
• ハードウェア/ソフトウェア協調検証
• IP コアと設計サービス

    top

HDL シミュレーション環境

20年間以上に渡って、Aldec 社はデジタル回路設計者に最上級のシミュレーション環境を提供することにフォーカスしてきました。現在のソフトウェア・シミュレータ製品では、HDL や C/C++ によるハードウェアのモデリングと検証の分野での最新の要求をサポートしています。トラディショナルな VHDL と Verilog-HDL を使用した設計フローだけでなく、Aldec 社のシミュレータは、SystemC、SystemVerilog と3種類のアサーション言語、Property Specification Language、OpenVera Assertions および SystemVerilog Assertions をサポートしています。Aldec 社製品を使用している世界中の企業や政府・教育機関によって、製品品質と柔軟な技術サポートが実証されています。

    top

デザインエントリ

Aldec 社製品に組み込まれているデザインエントリツールは、品質の高さ、使いやすさ、検証環境との統合という面で認められています。グラフィカルエディタとHDL 専用のテキストエディタは人間工学に照らされて開発されているため、非常に直感的に使用することができ、設計者は高度なトレーニングを受けることなく、すぐに使いこなすことができます。ブロックダイアグラムエディタとステートマシンエディタから合成可能な記述を生成することができ、設計プロセスを効率化します。

    top

デザイン・フロー管理

FPGA 設計プロジェクトでは、要求仕様を満たす為に、何回ものイタレーションを繰り返すことがよくあります。その為、実際の設計フローでは、論理合成ツール、検証ツール、配置配線ツールを繰り返し実行することになります。Aldec 社製品では、自社の検証ツールとサードパーティーが提供するツールとの信頼性の高いインターフェースを提供しています。サードパーティーツールの実行パラメータの設定やある設計プロセスから次の設計プロセスへのデータの受け渡しを管理することができます。設計プロセスの自動化や繰り返しの作業を行う際にも、同じ条件で実行できるように、スクリプトファイルが自動的に生成されます。

    top

ハードウェア・アクセラレーション

FPGA デザインはますます大規模化、複雑化してきており、そのデザインを検証するのに必要な時間もますます増大してきています。既に検証済みの IP コアやデザインセクションを含めて検証を実行するとシミュレータに余分な付加がかかってしまいます。既に検証されたデザイン部分をシミュレーションから取り除くためには、Aldec 社の特許所有のハードウェア・アクセラレーションソリューションを使用して、インクリメンタルに PCI ベースのハードウェアボードにデザインを実装することにより可能となります。このハードウェアボードは、HDL シミュレータや C/C++ 検証環境と接続することができます。ハードウェアボードを組み込んでのシミュレーションによって、ソフトウェアシミュレータ単体での処理に比べて10-50倍の高速化が可能となります。

    top

ハードウェア/ソフトウェア協調検証

FPGA ベースの組み込みシステムがエレクロトニクスシステムでも一般的になってきています。70%以上の ASIC や大規模 FPGA では、プロセッサが組み込まれています。設計品質の確保と設計期間の短縮化を実現するには、組み込みプロセッサを実行するソフトウェアとハードウェアの協調検証が重要です。Aldec 社は、ARM、Nios、MicroBlaze という業界で一般的に使用されているプロセッサ向けのハードウェア/ソフトウェア協調検証ツールを提供しています。Aldec 社が特許を所有するハードウェアボードを使用したソリューションによって、HDL モデルとソフトウェアとを同時にデバッグすることができます。

    top

IP コアと設計サービス

Aldec 社の設計サービス、IP コア開発グループでは、ハードウェアで実証された多くのコンポーネントを開発しています。マイクロプロセッサ、コミュニケーションコア、信号処理コンポーネント、周辺コントローラなどの FPGA に実装可能な IP コアを有償でご用意しています。Aldec 社では、これらのコアをご要望の性能に合わせこむためのサービスもご提供しています。

    top