ご好評につき来年３月末までキャンペーン延長

キャンペーン期間中 Active-HDL Designer Edition を50%オフでご提供

Active-HDL Designer Editionは、FPGA設計者向けの低価格なRTLシミュレータです。VHDL、VerilogR 及び SystemVerilog (デザイン) の混在シミュレーションに対応しています。実行行数制限はなく、シミュレーション速度は、FPGA各社から提供されるRTLシミュレータの約2倍に設定されています。

Active-HDL Designer Edition

・混在言語対応シミュレータ

• VHDL IEEE 1076 (1987, 1993, 2002 and 2008)
• Verilog® HDL IEEE 1364 (1995, 2001 and 2005)
• SystemVerilog IEEE 1800 (デザイン)

・シミュレーション速度

• FPGA各社開発ツールバンドルシミュレータの約2倍

・デバッグ機能

• 波形ウィンドウ、メモリビューワ、コードトレース、ブレークポイント

・暗号化 IP

• IEEE VHDL / Verilog IP サポート

・実行行数制限なし

・HDL デザインエントリ

• ブロックダイアグラムエディタ、ステートマシンエディタ、HDL専用テキストエディタ

・デザインフローマネージャ

• FPGA開発ツール統合(85種類の論理合成、配置配ツール等)

・Windows® 32/7/Vista/XP/2008/2003

・年間ライセンス

・価格

• ¥198,000 ノードロック
• ¥247,500 フローティング

Active-HDL 製品ラインアップ別機能表

製品ラインアップ別速度比較

    top