RTL設計品質向上キャンペーン

キャンペーン期間中 ALINT ルールオプションを25%オフでご提供
キャンペーン対象ルール
  • STARC RTL設計スタイルガイド準拠ルール
  • RMM (Reuse Methodology Manual) ルール
  • DO-254ルール
  • キャンペーン価格例
    STARC Verilog ルールオプション
  • Perpetual license
    ¥1,110,000 → ¥832,500 (税別)
  • 1 Year Term license
    ¥610,500 → ¥457,500 (税別)                   
  • キャンペーン期限
    2011年3月31日(木)受注分まで
    ALINT本体を一緒にご購入いただく場合はさらにお得です。
    価格に関しましては、弊社にお問い合わせください


    シミュレーションで未検出、未発見だった問題ありませんか?

    デザインに潜む問題:

    1. 設計者ごとにRTLの記述スタイルが違って可読性が悪い
    2. 開発言語の曖昧な点がツールによって判断が変わる
    3. デジタル回路を設計する上で守るべき回路構造が守られていない
    4. シミュレーションでは動いたが、FPGAが動かないといったタイミングに起因する問題の特定

    画像をクリックすると拡大表示します

    ALINTは、シミュレーションでの発見が困難な問題を検出可能!!

  • 大規模デザインを高速に実行可能
    • インタラクティブまたはバッチ実行
    • ファイル単体または階層デザイン
    • VHDL、Verilog、または混在で解析可能
  • 業界最先端の設計手法に基づいた包括的な
    ルールライブラリ
    • STARC ルール
    • RMMルール(Reused Methodology Manual)
    • DO-254(航空宇宙)ルール
    • クロック・ドメイン・チェック
    • カスタムルール
  • 統合されたデバッグ環境で、容易な結果の解析と
    ナビゲーションが可能
    • 解析結果のエクスポートが可能
  • Windows、Linux OSをサポート

  • 画像をクリックすると拡大表示します


    ALINT 2010.10新機能概要
    ALINT ムービー

    Actel ソリューション

    FPGA デザイン

    HDL デザインエントリ

    C ベースデザイン

    DSP アプリケーション

    HDL ベリフィケーション

    ミリタリー/
      エアロスペース

    Solutions

    ©2010 Aldec, Inc.