広範な言語サポート
Riviera-PRO は、市場で最も多くの設計・検証言語をサポートしている製品です。
Verilog-HDL, VHDL, EDIF だけでなく、SystemC, SystemVerilog, OpenVera Assertions, PSL, SVA をサポートしています。
VHDL
VHDL (VSIC Hardware Description Language) は、1987年に IEEE で標準化されたハードウェア記述言語です。
エレクトロニクスデザインの全てのフェーズで使用されることを目的として定められています。
Riviera-PRO では IEEE 1076-1993 をサポートしています。
VHDL は、米国防総省が契約社間で作られるエレクトロニクス製品を標準化するために定められた言語です。
Verilog
Verilog もエレクトロニクスデザインの全てのフェーズで使用されることを目的として定められています。
現在 Verilog には下記二つのリビジョンが IEEE によって標準化されています。Riviera-PRO はその二つのリビジョンをサポートしています。
- IEEE 1364-1995 Verilog Hardware Description
Language standard
- IEEE 1364-2001 Verilog Hardware Description
Language standard
IEEE 1364-2001 は、IEEE 1364-1995 に多くの改良点が加えられています。
SystemVerilog
SystemVerilog は標準化団体 Accellera によって策定・承認された Verilog HDL の拡張言語です。
SystemVerilog では Verilog に設計向けの拡張と検証に関しての拡張がなされています。
Riviera-PRO は、データタイプ、コントロール構文、インターフェース構文、 SystemVerilog アサーションなどを含む、多くの SystemVerilog 構文を サポートしています。現在サポートしている SystemVerilog のバージョン は、3.1a / IEEE Std 1800-2005 です。
EDIF
EDIF (Electronic Design Interchange Format) は、エレクトロニクスデザインのデータ
交換で世界で最も多く使用されているフォーマットの一つです。EDIF ネットリストは HDL 言語と同じように
Riviera-PRO でシミュレーションを実行することができます。
これによって、デザインフローと IP の統合を簡便に行うことができます。
Riviera-PRO では EDIF 2 0 0 をサポートしています。
SDF
VHDL、Verilog や EDIF は SDF (Standard Delay Format) ファイルをアノテートしてタイミングシミュレーションを行うことができます。
ディレイ情報をアノテートすることによって、より正確なモデリングが可能となります。Riviera-PRO では、IEEE 1497-2001 標準 SDF をサポートしています。
SystemC
SystemC は C++ のクラスライブラリを用いてハードウェアモデリングを
可能にする C++ 拡張言語です。同時並列、時系列、階層構造などの要素
が提供されています。Riviera-PRO は SystemC 2.2 をサポートしています。
PSL、OVA、SVA によるアサーション・ベース検証
深刻な検証の問題に対応する為に新しい検証言語が注目されています。
アサーション言語です。Riviera-PRO では、3種類のアサーション言語：OVA、PSL、SVA をサポートしています。
それらのアサーション言語は HDL 言語検証フローとシームレスに統合されています。
ワーキングライブラリとシングルカーネルシミュレーション
異なった言語で作成されたソースファイルであってもコンパイルして同一のワーキングライブラリに格納することができます。
コンパイルデータはワーキングライブラリで一元管理されます。
シミュレーションの実行のために Riviera-PRO はプラットフォーム・アーキテクチャ (Sparc、x86、または AMD64)
向けのネイティブなオブジェクトコードを生成します。そのようなネイティブコンパイル方式によって最適なシミュレーション
パフォーマンスが得られます。ネイティブコンパイル方式のシミュレータは、以前のインタープリタ方式のシミュレータに比べ
て非常に速く実行することができます。異なる言語で作成されたデザインであってもシングルカーネルによるシミュレーショ
ンテクノロジによって混在検証が可能です。
|
top
