ハイパフォーマンスシミュレータ

Active-HDL にはハイパフォーマンスシミュレータが搭載されています。設計の各工程でこのシミュレータを使用することができます。インタラクティブなデバッグ作業には、GUI モード による様々な機能を利用することができます。 GUI モード以外にも、コマンドラインモード、バッチモードによる実行が可能です。 The simulation technology provided in Active-HDL のシミュレーションテクノロジーは世界中の様々な業界によって実証されています。

広範な言語サポート

Active-HDL は、業界標準の HDL 言語をサポートしています。VHDL (IEEE 1076-1993)、Verilog (IEEE 1364-1995, IEEE1364-2001) 及び SystemVerilog (IEEE P1800)のデザイン構文をシミュレーションすることができます。広 範囲な言語サポートによって Active-HDL を開発ステージのどの段階でも 使用することが出来ます。Active-HDL では、ビヘイビアルレベル記述、 RTL 記述及び論理合成や配置配線ツールから生成されたネットリストをシ ミュレーションすることが出来ます。

Active-HDL は、EDIF ネットリストのシミュレーションもサポートしています。EDIF はスケマティック・デザインエントリツールの最も標準的な出力フォーマットです。EDIF は論理合成ツールからも生成することができます。Support for EDIF のサポートにより配置配線ツールの入力と全く同じネットリストでのシミュレーションが可能になります。

Active-HDL では注目を集めている SystemC モデリングにも対応しています。SystemC モデルは HDL モデルとシームレスに統合され、HDL モデルと同じようにデバッグすることができます。 (SystemC 信号履歴は波形ファイルにセーブできます。)

PLI/VHPI

Active-HDL は、標準の PLI / VHPI インターフェースをサポートしています。このインターフェースはデザイン内の信号のモニターやフォース、デザイン構造のスキャンなどが可能です。 このインターフェースによって Active-HDL はオープンなソリューションを提供しています。

PLI / VHPI インターフェースによって数値演算モデル環境やメモリもでるなどのサード・パーティーのアプリケーションを接続することができます。詳細なドキュメントとウィザード機能によってサード・パーティーのアプリケーションやインハウスモデルの接続を容易にします。

最高のシミュレーション・パフォーマンス

Active-HDL に搭載されているシミュレーションテクノロジーは最上級のシミュレーションパフォーマンスを提供します。シミュレーション実行前にコンパイルをする必要がありますが、Active-HDL のコンパイル処理ではホストプロセッサ向けの実行コードを生成します。ネイティブコンパイル方式によるシミュレーション実行は、従来のインタプリタ形の処理方法に比べて非常に高速です。

シングルカーネルによる VHDl、Verilog-HDL 及び EDIF の混在言語検証をサポートしています。しんぐるカーネルによるシミュレーションは二つ以上のカーネルの同期処理に比べて非常に高速な処理を可能としています。

更なるシミュレーション高速化のために、 Aldec 社は VITAL パッケージや演算パッケージなといった IEEE ライブラリの最適化パッケージを用意しています。最適化されたパッケージの利用により Acitve-HDL でコンパイルされたパッケージよりも高速なシミュレーションを実行できます。

Active-HDL は高速モードによるシミュレーション実行をサポートしています。コンパイル時にデザインを最適化して圧縮するためデバッグできる信号に制限がありますが、リグレッションテストでの実行時に効果を発揮します。

統合された GUI モード

GUI モードではインタラクティブなデバッグ用に様々な機能を提供します。シミュレーション実行中にシミュレータからのデータをデバッグ機能で観測することができます。

GUI モードでは下記の機能をご利用いただけます。

  • 検証デザインの現在の値の確認

  • 波形ウィンドウ、リストウィンドウによる信号履歴の確認

  • 拡張データフローウィンドウによる信号追跡(詳細はデバッグ機能をご参照ください。)

  • 検証デザインオブジェクトの階層構造表示

  • ソースコードデバッグ、コールスタックウィンドウによる確認。(シミュレーション実行ラインの確認とサブプログラムコールの確認)

シミュレーション結果は、各種デバッグ機能での観測以外にもデザイン作成で使用したブロックダイアグラムエディタ、ステートダイアグラムエディタをデバッグ機能として利用して観測することができます。

コマンドライン・バッチモード

Active-HDL は、コマンドラインモード及びバッチモードによるシミュレーション実行をサポートしています。マクロ言語で作成したバッチによる実行とコンソールウィンドウにコマンド入力による実行が可能です。


Actel ソリューション

FPGA デザイン

HDL デザインエントリ

C ベースデザイン

DSP アプリケーション

HDL ベリフィケーション

ミリタリー/エアロスペース

Solutions

©2010 Aldec, Inc.