アルデックとアクテル、ARM ベースFPGA デザイン向け協調検証ソリューションを提供

Henderson, Nev. and Mountain View, Calif. – 2007年3月12日 -- 混在言語の検証およびASIC、FPGAデバイス向け先進設計ツールのパイオニアである Aldec,Inc. (以下 アルデック) は、本日 Actel Corporation (以下 アクテル) 向け Windows® ベースの HW/SW 協調検証ソリューション「CoVer™」をリリースしたことを発表します。アクテルの FPGA と ARM プロセッサ、例えば CoreMP7, ARM7™ ソフト IP コ

アを使用してハードウェアとソフトウェアの統合を容易にしようとする場合に、CoVer は、エンジニアリングチームにデザイン・スケジュールの短縮、プロジェクト・コストの削減つながる管理と視認性を提供します。 "アルデック社長の Dr. Stanley Hyduke は次のように述べています。「CoVer は、SoC 設計者間のギャップをつなぐ、すなわちハードウェア設計者にとっては HDL シミュレーションの高速環境、ソフトウェア設計者にとってはプロトタイプと同様な高速なデバック環境を提供する、唯一の製品です。このアプローチは、Active-HDL 混在言語対応シミュレータと GDB デバッガによる周辺回路、アクテルデバイス上の ARM プロセッサおよびメモリとが完全に同期したデバッグ環境を提供します。」 アクテルの Application Solutions Marketing 担当 Senior Director である Jake Chuang 氏は次のように述べています。

「より多くの設計者が FPGA に業界標準の ARM プロセッサを利用するにつれて、アルデックの CoVer HW/SW 協調検証ソリューションといったソフトウェアとサポートが豊富になることでシステムレベル製品の市場投入が速くなり、コストとリスクを減少させることができます。」

システム・パフォーマンス

アルデックが特許を取得しているハードウェア検証を高速化するための Smart Clock テクノロジとオンデマンドなデバッグ機能の利用により、CoVer のテクノロジは、二つのクロック・リソース、すなわち HDL シミュレータが生成するクロック(SW クロック)およびハードウェア・オシレータが生成するクロック(HW クロック) をベースとしています。プログラム可能な Smart Clock ユニットは、HDL でシミュレーションされるカスタム周辺回路へのバス・トランザクションを確認するために常時 AHB バスをモニターしています。プログラムされたアドレスレンジへのトランザクションが検出されると、システム・クロックは HDL シミュレータへと切り替わり、AHB バスと周辺回路のデバッグが可能となります。トランザクションが完了すると、クロックは、ハードウェア・オシレータが生成するクロックに戻り、プロトタイプ検証のスピードでデバッグすることができます。

ハードウェアボードの利用

CoVer は、Active-HDL シミュレータと専用ボードの組み合わせによるソリューションです。専用ボード上のアクテル M7A3P1000 ProASIC3 FPGA に CoreMP7 プロセッサ・メモリと標準周辺回路が実装されています。アルデックが特許を取得している HW/SW インターフェースによって、シミュレーションと Active-HDL 波形ウィンドウによるデバッグが可能です。専用ボードは PCI スロット(32/64bit で33/66MHz 動作) により PC に接続され、使い勝手の良さとハイパフォーマンスを提供します。PCI または JTAG によって再プログラムができますので、どの CoreMP7 ベースの組込みデザインにも専用ボードを再利用することができます。

製品構成

CoVer は、下記ツールにより包括的な HW/SW 協調検証環境を提供します。

アルデック Active-HDL Designer Edition Dual Language (VHDL/Verilog 混在シミュレーション)
アクテル CoreConsole IP Deployment Platform
アクテル Libero® Integrated Design Environment (IDE) – Gold edition
アクテル ProASIC3 FPGA と CoreMP7 付属の 専用 プロトタイピングボード
アクテル SoftConsole を含むソフトウェア開発環境

供給について

CoVer for Actel は、アルデック及びその販売代理店から入手可能です。CoVer for Actel には、Active-HDL Desiner Edition VHDL/Verilog 混在版、CoVer HW/SW 協調検証ソフトウェア およびアクテルの Libero が含まれています。全てのライセンスは1年間のタームライセンスで供給されます。

アルデックについて

1984年に設立された Aldec 社は、UNIX、Linux および Windows プラットフォームで動作する高性能な HDL 検証ソフトウェアを提供しています。アルデックの詳細情報については http://www.aldec.co.jp をご覧下さい。

アクテルについて

アクテル（Actel Corporation）は、米国カルフォルニア州マウンテンビューに本社を置く、ワンチップFPGAソリューションのリーディング・プロバイダです。アクテル（ACTL）は、Nasdaq National Marketに上場しています。アクテルの詳細については http://www.actel.com/ をご覧下さい。

CoVer および Active-HDL はAldec社の商標です。その他全ての商標または登録商標は当該各社に帰属します。

Contact:

  top