ホームダウンロード

ダウンロード

	製品情報	カテゴリ
	Active-HDL 8.3sp1 デザインエントリ、シミュレーション、デバッグ機能を統合した FPGA 検証環境。VHDL、Verilog、SystemC、 SystemVerilog、EDIF 混在デザインに対応。	FPGA 検証
	ALINT 2010.10 SR1 STARC RTL設計スタイルガイド Verilog/VHDL編準拠の Lint ツール。	ASIC/FPGA 検証
	Riviera-PRO 2011.02 ASIC、大規模 FPGA 向けアサーション言語対応ハイパフォーマンス HDL シミュレータ。	ASIC/FPGA 検証
	HES 大規模で複雑な ASIC および SoC デザインのエミュレーションとアクセラレーション・ソリューション。	ハードウェア検証
	Actel RTAX and RTSX Prototyping アルデックは、ActelR と協力して革新的かつ容易なフラッシュベースのプロトタイピング・ソリューションを提供しています。パッケージ別のボード仕様書のダウンロードはこちらから。	スペシャル・ソリューション
	DO-254 CTS アルデックの DO-254 Compliance Tool Set (CTS) は、これまでの DO-254 向けに行われていたハードウェア検証を置き換える新たなソリューションです。このソリューションは、DO-254 Chapter 6.2 (Verification Process) および Chapter 11.4 (Tool Assessment and Qualification Process) をサポートします。ハードウェアを使用した高速かつ信頼性の高い検証プロセスを提供します。	スペシャル・ソリューション
	SystemVerilog Tutorial 46分間のナレーション(英語)付きチュートリアルでVerilog にたいする SystemVerilog で拡張されたポイントについて学習できます。HTML 形式で提供されており、利用にはインターネットに接続する必要があります。	教育支援/トレーニング
	Technical Documents 最新の設計、検証トピックスに関するホワイトペーパー、技術資料のダウンロードはこちらから。	教育支援/トレーニング
	Active-HDL Student Edition アルデックは、製品版 Active-HDL をベースにした Active-HDL Student Edition を無償にて提供しています。この Student Edition は VHDL、Verilog、SystemC の学習に最適なツールです。学生だけでなくどなたでもご利用いただけます。	教育支援/トレーニング
	SystemC Primer 1.1 SystemC Primer は、実践的な SystemC 入門です。これにはプレゼンテーションと2つの実践的な実習が含まれています。実習は SystemC 単体での実装と VHDL インターフェースのサンプルで構成されています。	教育支援/トレーニング
	VHDL Interactive Tutorial Evita-VHDL は、VHDL を包括的に学習するための入門書です。リファレンスガイドと150以上のサンプルが用意されています。各章の終わりにはQ&Aがあり、習得度を確認できます。	教育支援/トレーニング
	Verilog Interactive Tutorial Evita-Verilog は、Verilog を包括的に学習するための入門書です。リファレンスガイドと130以上のサンプルが用意されています。各章の終わりにはQ&Aがあり、習得度を確認できます。	教育支援/トレーニング
	Webinars ウェブ上でのオンライン・技術セミナー (Webinar) を開催しています。登録はこちらから。	教育支援/トレーニング